

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-340588

(43)Date of publication of application : 08.12.2000

(51)Int.Cl. H01L 21/56  
H01L 23/12

(21)Application number : 11-146941

(71)Applicant : SONY CORP

(22)Date of filing : 26.05.1999


(72)Inventor : AYABE SHOZO

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To coat a resin layer on a wafer with a uniform coating thickness by spin coating method.

SOLUTION: This method is for coating a resin layer on a wafer 10 by spin coating. The wafer 10 is heated, and a liquid resin 17a is dripped on the wafer. Subsequently, the wafer 10 is rotated so that the liquid resin 17a is spread to the outer peripheral side of the wafer by centrifugal force. Thus, a resin layer with a uniform coating thickness is provided on the wafer 10.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19) 日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号

特開2000-340588

(P2000-340588A)

(43) 公開日 平成12年12月8日 (2000.12.8)

(51) Int.Cl.<sup>7</sup>

H 0 1 L 21/56  
23/12

識別記号

F I

H 0 1 L 21/56  
23/12

テーマコード(参考)

E 5 F 0 6 1  
L

審査請求 未請求 請求項の数10 O L (全 9 頁)

(21) 出願番号 特願平11-146941

(22) 出願日 平成11年5月26日 (1999.5.26)

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 綾部 省三

大分県東国東郡国東町大字小原3319番地の

2 ソニー大分株式会社内

(74) 代理人 100094053

弁理士 佐藤 隆久


Fターム(参考) 5F061 AA01 BA07 CA05 DA16 DE06

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 スピンコート法によりウェーハ上に樹脂層を均一な膜厚でコーティングすることができる半導体装置の製造方法を提供する。

【解決手段】 ウェーハ10上にスピンコート法により樹脂層17を形成する方法であって、ウェーハ10を加熱し、ウェーハ上に液状樹脂17aを滴下する。次に、ウェーハ10を回転させることで遠心力により液状樹脂17aをウェーハ10の外周部側へ塗り広げ、ウェーハ10上で均一な膜厚の樹脂層17とする。



(2)

## 【特許請求の範囲】

【請求項1】ウェーハ上にスピンコート法により樹脂層を形成する方法であって、  
ウェーハを加温する工程と、  
前記ウェーハ上に液状樹脂を滴下する工程と、  
前記ウェーハを回転させることで遠心力により前記液状樹脂を前記ウェーハの外周部側へ塗り広げ、前記ウェーハ上で均一な膜厚の樹脂層とする工程とを有する半導体装置の製造方法。

【請求項2】前記ウェーハを加温する工程においては、  
加温手段を有する基台上に前記ウェーハを載置して行う  
請求項1記載の半導体装置の製造方法。

【請求項3】前記ウェーハを回転させる工程においては、前記加温手段を有する基台とは別の回転機構を有する基台上に前記ウェーハを載置して行う  
請求項2記載の半導体装置の製造方法。

【請求項4】前記ウェーハを加温する工程から、前記ウェーハ上に液状樹脂を滴下する工程までを、前記加温手段を有する基台上に前記ウェーハを載置して行い、前記ウェーハを回転させる工程を、前記回転機構を有する基台上に前記ウェーハを載置して行う  
請求項3記載の半導体装置の製造方法。

【請求項5】前記ウェーハを加温する工程を、前記加温手段を有する基台上に前記ウェーハを載置して行い、前記ウェーハ上に液状樹脂を滴下する工程から、前記ウェーハを回転させる工程までを、前記回転機構を有する基台上に前記ウェーハを載置して行う  
請求項3記載の半導体装置の製造方法。

【請求項6】前記ウェーハを加温する工程において前記ウェーハを載置して加温する基台が、さらに回転機構を有する基台であり、  
前記ウェーハを加温する工程から、前記ウェーハを回転させる工程までを、前記加温手段を有し、さらに回転機構を有する基台上に前記ウェーハを載置して行う請求項2記載の半導体装置の製造方法。

【請求項7】前記ウェーハを回転させる工程において、前記ウェーハを加温する工程により加温された前記ウェーハが徐々に冷却し、同時に前記ウェーハ上に滴下された液状樹脂は遠心力により前記ウェーハの外周部側へ広がりながら徐々に冷却する請求項1記載の半導体装置の製造方法。

【請求項8】前記ウェーハを回転させる工程において、前記ウェーハの中心部と外周部との周速度差による前記液状樹脂の粘度の差を、前記液状樹脂の温度の差により調節する請求項1記載の半導体装置の製造方法。

【請求項9】前記ウェーハを加温する工程の前に、前記ウェーハ上に半導体回路パターンを形成する工程と、前記ウェーハの前記半導体回路パターン形成面上に前記半導体回路パターンに接続するバンプを形成する工程とをさらに有し、

2

前記ウェーハ上に液状樹脂を滴下する工程においては、前記ウェーハのバンプ形成面に液状樹脂を滴下する請求項1記載の半導体装置の製造方法。

【請求項10】前記ウェーハを回転させる工程の後、前記液状樹脂のキュア工程と、前記ウェーハを所定の半導体回路パターン毎に分割する工程と、前記分割された所定の半導体回路パターンを有する前記ウェーハの分割体を実装基板上に実装する工程とをさらに有する請求項9記載の半導体装置の製造方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は半導体装置の製造方法に関し、特に、小型化および高密度化されたパッケージ形態を有する半導体装置の製造方法に関する。

【0002】

【従来の技術】デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方で、これに応えるために近年のVLSIなどの半導体装置においては3年で7割の縮小化を実現してきた一方で、実装基板上の部品実装密度をいかに向上させるかが重要な課題として研究および開発がなされてきた。

【0003】従来、半導体装置のパッケージ形態としては、DIP (Dual Inline Package) あるいはPGA (Pin Grid Array) などのプリント基板に設けたスルーホールにリード線を挿入して実装するリード挿入型 (THD: Through Hole Mount Device) や、QFP (Quad Flat (L-Leaded) Package) あるいはTCP (Tape Carrier Package) などのリード線を基板の表面にハンダ付けして実装する表面実装型 (SMD: Surface Mount Device) が用いられてきた。さらなる小型化を進めるために、パッケージサイズを半導体チップの大きさに限りなく近づけて、さらなる小型化、高密度化を実現するチップサイズパッケージ (CSP: Chip Size Package、FBGA (Fine-Pitch BGA) とも呼ばれる) と呼ばれるパッケージ形態により、半導体チップのパッド開口面側を実装基板に向けて実装する方法 (フリップチップ実装) が注目を集めており、現在までに活発に研究がなされ、多くの提案が示されている。

【0004】上記のCSP形態の半導体チップの実装方法としては、通常、インターポーザと呼ばれる緩衝材を半導体チップと実装基板との間に配置して用いているが、現在、半導体装置のさらなる小型化、低コスト化および電子回路の処理速度の向上のために、ウェーハレベルでのパッケージング方法が盛んに検討されている。上記のパッケージ化方法においては、半導体回路パターンの形成工程まで終了したウェーハの半導体回路パターン形成面上に、表面保護用の樹脂層を形成して、ダイシング工程により個々の半導体チップ毎に分割し、そのまま実装基板上に実装する。上記の方法においては、従来の

(3)

3

半導体装置の組み立て工程が不要となり、半導体層質コスト低減や納期短縮に大きな効果をもたらすことができる。

【0005】上記のウェーハレベルでのパッケージング方法において、ウェーハの半導体回路パターン形成面上に表面保護用の樹脂層を形成することが提案されているが、その方法としては、例えばスピンコート法が知られている。

【0006】

【発明が解決しようとする課題】しかしながら、上記の従来のスピンコート法によりウェーハの半導体回路パターン形成面上に表面保護用の樹脂層を形成する場合、ウェーハの表面に樹脂層を均一な膜厚でコーティングすることが困難であるという問題が生じる。上記の問題を発生させる半導体装置の製造方法の製造工程について、図面を参照して説明する。

【0007】まず、図10(a)の斜視図に示すように、ウェーハの半導体回路パターン形成面のウェーハ10中央部に、表面保護層となる液状樹脂17aをディスペンサなどにより滴下する。

【0008】次に、図10(b)の斜視図に示すように、ウェーハを回転させることで遠心力により液状樹脂17aをウェーハ10の外周部側へ塗り広げる。このとき、ウェーハ10の中心部に隆起する樹脂の厚膜部17bが形成される。

【0009】次に、図11((a)は斜視図であり、(b)は(a)中のA-A'における断面図である)に示すように、さらにウェーハを回転させてウェーハ10に全面に液状樹脂17aを塗り広げる。全面に行き渡った液状樹脂の余剰分は、ウェーハ10の外周部から排出される。この時点においても、ウェーハ10の中心部には、樹脂の厚膜部17bが残ってしまう。

【0010】上記の現象は、以下のように説明される。液体樹脂などの非ニュートン流体系チクソトロピー流体では、見かけの粘度がずり速度だけでなくずり応力を作用させた時間に依存し、ずり速度が大きいほど、また、ずり応力を与えた時間が長いほど、ずり応力が減少する。つまり、見かけの粘度が減少する。従って、スピンコート法で液状樹脂を塗り広げる場合、ウェーハ中心部に滴下された樹脂は遠心力により外周部へと移動するが、中心部の樹脂よりも外周部の樹脂の方がずり速度が大きく、また、ずり応力を与えられた時間も長い。つまり、ウェーハ中心部での粘度よりも外周部での粘度の方が小さくなる。上記の特性の影響で、ウェーハ外周部よりも中心部の方が、樹脂膜厚が厚くなり、ウェーハ全面に均一にコーティングすることが困難となっている。

【0011】本発明は上記の問題を鑑みなされたものであり、本発明は、スピンコート法によりウェーハ上に樹脂層を均一な膜厚でコーティングすることができる半導体装置の製造方法を提供することを目的とする。

4

【0012】

【課題を解決するための手段】上記の目的を達成するため、本発明の半導体装置の製造方法は、ウェーハ上にスピンコート法により樹脂層を形成する方法であって、ウェーハを加温する工程と、前記ウェーハ上に液状樹脂を滴下する工程と、前記ウェーハを回転させることで遠心力により前記液状樹脂を前記ウェーハの外周部側へ塗り広げ、前記ウェーハ上で均一な膜厚の樹脂層とする工程とを有する。

10 【0013】上記の本発明の半導体装置の製造方法は、好適には、ウェーハを加温する工程においては、加温手段を有する基台上に前記ウェーハを戴置して行う。さらに好適には、ウェーハを加温する工程からウェーハ上に液状樹脂を滴下する工程までを加温手段を有する基台上にウェーハを戴置して行い、ウェーハを回転させる工程を回転機構を有する基台上にウェーハを戴置して行う、あるいは、ウェーハを加温する工程を加温手段を有する基台上にウェーハを戴置して行い、ウェーハ上に液状樹脂を滴下する工程からウェーハを回転させる工程までを

20 回転機構を有する基台上にウェーハを戴置して行うなど、前記ウェーハを回転させる工程においては、前記加温手段を有する基台とは別の回転機構を有する基台上に前記ウェーハを戴置して行う。あるいは、さらに好適には、前記ウェーハを加温する工程において前記ウェーハを戴置して加温する基台が、さらに回転機構を有する基台であり、前記ウェーハを加温する工程から、前記ウェーハを回転させる工程までを、前記加温手段を有し、さらに回転機構を有する基台上に前記ウェーハを戴置して行う。

30 【0014】上記の本発明の半導体装置の製造方法は、好適には、前記ウェーハを回転させる工程において、前記ウェーハを加温する工程により加温された前記ウェーハが徐々に冷却し、同時に前記ウェーハ上に滴下された液状樹脂は遠心力により前記ウェーハの外周部側へ広がりながら徐々に冷却する。

【0015】上記の本発明の半導体装置の製造方法は、好適には、前記ウェーハを回転させる工程において、前記ウェーハの中心部と外周部との周速度差による前記液状樹脂の粘度の差を、前記液状樹脂の温度の差により調節する。

40 【0016】上記の本発明の半導体装置の製造方法は、好適には、前記ウェーハを加温する工程の前に、前記ウェーハ上に半導体回路パターンを形成する工程と、前記ウェーハの前記半導体回路パターン形成面上に前記半導体回路パターンに接続するパンプを形成する工程とをさらに有し、前記ウェーハ上に液状樹脂を滴下する工程においては、前記ウェーハのパンプ形成面に液状樹脂を滴下する。さらに好適には、前記ウェーハを回転させる工程の後、前記液状樹脂のキュア工程と、前記ウェーハを

50 所定の半導体回路パターン毎に分割する工程と、前記分

(4)

5

割された所定の半導体回路パターンを有する前記ウェーハの分割体を実装基板上に実装する工程とをさらに有する。

【0017】上記の本発明の半導体装置の製造方法は、ウェーハを加温し、ウェーハ上に液状樹脂を滴下する。次に、ウェーハを回転させることで遠心力により液状樹脂をウェーハの外周部側へ塗り広げ、ウェーハ上で均一な膜厚の樹脂層とする。

【0018】上記の本発明の半導体装置の製造方法によれば、ウェーハ上への液状樹脂の滴下後のウェーハを回転させる工程において、予め加温されたウェーハが徐々に冷却し、同時にウェーハ上に滴下された液状樹脂は遠心力によりウェーハの外周部側へ広がりながら徐々に冷却していくが、このときのウェーハの中心部と外周部との周速度差による液状樹脂の粘度の差は、液状樹脂の温度の差により調節し、液状樹脂の粘度をウェーハの中心部と外周部で同程度とすることができる。従って、チクソ性のある高粘度の樹脂であっても、スピンコート法によりウェーハ上に樹脂層を均一な膜厚でコーティングすることができる。

【0019】

【発明の実施の形態】以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。

【0020】図1は本実施形態に係る半導体装置の製造方法により製造した半導体装置の断面図である。半導体チップ10'のアルミニウムなどからなるパッド電極11形成面は、例えば窒化シリコン層あるいはポリイミド層からなる表面保護膜13により被覆され、パッド電極11部分が開口している。この開口部においてクロム、銅、金の積層膜などからなる導電膜14がパッド電極11に接続して形成されている。この導電膜は、BLM (Ball Limiting Metal) 膜と呼ばれることがある。さらに導電膜 (BLM膜) 14上に例えばポリイミドからなる上側表面保護膜15が形成されており、バンプ形成領域が開口している。上記のバンプ形成領域において、導電膜 (BLM膜) 14に接続して例えば高融点はんだボールからなるバンプ16bが形成されている。ここで、隣接するバンプとの接触を避けるためなど、パッド電極11の形成位置に対してバンプ16bの形成位置は必要に応じてずらして形成されており、これに応じるように導電膜 (BLM膜) 14がパターン形成されている。バンプ16bの間隙部における半導体チップ10' (実際には上側表面保護膜15など) 表面は、例えばエポキシ樹脂などからなる樹脂被膜17により封止されている。以上のようにCSP形態の半導体チップ1が構成されている。

【0021】一方、実装基板2は、例えばガラスエポキシ系材料よりなる基板20の上面において、実装する半導体チップ1のバンプ16bの形成位置に対応する位置

6

に形成された銅などからなるランド (電極) 21と、ランド21に接続して、基板20の表面上あるいは裏面上、もしくは両面上に形成されている図示しないプリント配線部を有している。ランド21部分を除く基板20表面はソルダーレジスト23により被覆されている。

【0022】上記のCSP形態の半導体チップ1のバンプ16bと、実装基板2のランド21とが対応するようにマウントされており、共晶はんだ層19によりバンプ16bとランド21とが機械的、電気的に接続されている。

【0023】上記の半導体装置の製造方法について図面を参照して説明する。まず、図2 (a) に示すように、例えばスパッタリング法やエッチングなどにより半導体チップの回路パターンが形成された半導体ウェーハ10上のアルミニウム-銅合金などからなるパッド電極11をパターン形成し、その上層に例えば窒化シリコン層あるいはポリイミド層などからなる表面保護膜13を全面に被覆して形成し、表面保護膜13のパッド電極11部分を開口する。

【0024】次に、図2 (b) に示すように、例えばクロム、銅、金の積層膜を堆積させ、パッド電極11と後工程で形成するバンプ16bを接続するパターンにパターン加工して、導電膜 (BLM膜) 14を形成する。

【0025】次に、図2 (c) に示すように、導電膜 (BLM膜) 14の上層に例えばポリイミド層などからなる上側表面保護膜15を全面に被覆して形成し、上側表面保護膜15のバンプ形成領域を開口する。

【0026】次に、図3 (a) に示すように、フォトリソグラフィ工程により、上記のバンプ形成領域にパターン開口部を有するレジスト膜Rをパターン形成する。次に、例えば真空蒸着法により全面にはんだ層を成膜することで、レジスト膜Rのパターン開口部内にはんだ層16を形成する。このとき、レジスト膜Rの上層にもはんだ層16aが形成される。

【0027】次に、図3 (b) に示すように、リフトオフによりレジスト膜Rを除去することで、レジスト膜Rの上層に形成されたはんだ層16aを同時に除去する。これにより、レジスト膜Rのパターン開口部内に形成されたはんだ層16のみを残すことができる。

【0028】次に、図3 (c) に示すように、熱処理を行ってはんだ層16を熔融させ、表面張力により球形となった状態で冷却、固化させることで高融点はんだボールからなるバンプ16bを形成する。

【0029】次に、図4 (a) に示すように、半導体ウェーハ10を不図示の搬送機構によりヒータ (ワーク加温部) 30上に搬送し、半導体ウェーハ10に形成された半導体回路パターン形成面を上向きにして載置する。図面上、バンプなどの微細構造は省略して描いている。

【0030】次に、図4 (b) に示すように、ヒータ内蔵基台 (ワーク加温部) 30を加温することで、熱伝導

(5)

7

により例えば半導体ウェーハ10の表面温度が60℃程度となるように半導体ウェーハ10を加温処理する。

【0031】次に、図4(c)に示すように、半導体ウェーハ10が所定の温度に達した時点以後に、ヒータ内蔵基台（ワーク加温部）30により加温されている半導体ウェーハ10中央部に、表面保護層となる液状樹脂17aをディスペンサ31などにより滴下する。このとき、半導体ウェーハ30とともに液状樹脂17aも加温される。

【0032】次に、図5((a)は斜視図、(b)は(a)中のA-A'における断面図)に示すように、半導体ウェーハ10を不図示の搬送機構によりヒータ（ワーク加温部）から回転基台（スピン部）32上に搬送し、回転基台（スピン部）32に設けられた吸着機構により吸着固定する。

【0033】次に、図6((a)は斜視図、(b)は(a)中のA-A'における断面図)に示すように、ウェーハ10を所定のスピン回転数で回転させることで遠心力により液状樹脂17aをウェーハ10の外周部側へ塗り広げる。ここで、ウェーハ10を回転させるに伴い、予め加温されたウェーハ10が徐々に冷却し、同時にウェーハ10上に滴下された液状樹脂17aは遠心力によりウェーハ10の外周部側へ広がりながら徐々に冷却していく。

【0034】次に、図7((a)は斜視図、(b)は(a)中のA-A'における断面図)に示すように、さらにウェーハを回転させてウェーハ10に全面に液状樹脂17aを塗り広げる。全面に行き渡った液状樹脂の余剰分は、ウェーハ10の外周部から排出される。

【0035】次に、図8(a)に示すように、半導体ウェーハ10を不図示の搬送機構により回転基台（スピン部）32からオープンに搬送し、所定の熱処理により液状樹脂17aの固化（キュア）を行い、図8(a)に対してバンプなどの微細構造が判別できるように拡大した断面図である図8(b)に示すように、バンプ16bの間隙部を封止して樹脂被膜17を形成する。

【0036】次に、図9(a)に示すように、バンプ16bに接続させて共晶はんだ層18を印刷法、メッキ法あるいは転写法により形成する。共晶はんだ層18を形成することにより、バンプの高さを高くして熱ストレス耐性を向上させたり、実装基板に実装するときのはんだの濡れ性を向上させることができ、接続信頼性をさらに向上させることができる。次に、ダイシング工程により、半導体ウェーハ10の切断位置Dに沿って、半導体ウェーハ10を切断し、個々のCSP形態の半導体チップ1に分割する。

【0037】次に、図9(b)に示すように、CSP形態の半導体チップ1をバンプ16b形成面から実装基板2に実装する。実装基板2は、例えばガラスエポキシ系材料よりなる基板20の上面において、実装する半導体

8

チップ1のバンプ16bの形成位置に対応する位置に形成された銅などからなるランド（電極）21と、ランド21に接続して、基板20の表面上あるいは裏面上、もしくは両面上に形成されている図示しないプリント配線部を有している。ランド21上には共晶はんだからなるプリコートはんだ層22が形成されている。また、ランド21部分を除く基板20表面はソルダーレジスト23により被覆されている。上記のCSP形態の半導体チップ1を上記の実装基板2に、バンプ16bとランド21を位置合わせしてマウントし、例えば200～250℃の熱処理により、バンプ16bは溶融せず、共晶はんだ層18やプリコートはんだ層22をリフローさせて、バンプ16bとランド21との接合位置に共晶はんだ層19を形成し、CSP形態の半導体チップ1と実装基板2を機械的、電気的に接続し、図1に示す半導体装置に至る。

【0038】上記の実施形態においては、液状樹脂17aの滴下を回転基台（スピン部）32への搬送前としているが、回転基台（スピン部）32への搬送後に行ってもよい。また、上記の実施形態においては、ヒータ内蔵基台（ワーク加温部）30と回転基台（スピン部）32とを別基台とすることで、それぞれの基台を簡単な構造により構成することができ、製造コストを抑制して製造することができる。また、加温機能と回転機構とを兼ね備えた基台を用いて、上記製造工程の半導体ウェーハ10の加温工程からウェーハ10を回転させることで遠心力により液状樹脂17aをウェーハ10の外周部側へ塗り広げる工程までを同一基台上で行うことも可能である。

【0039】上記の半導体装置半導体装置の製造方法によれば、ウェーハ上への液状樹脂の滴下後のウェーハを回転させる工程において、予め加温されたウェーハが徐々に冷却し、同時にウェーハ上に滴下された液状樹脂は遠心力によりウェーハの外周部側へ広がりながら徐々に冷却していくが、このときのウェーハの中心部と外周部との周速度差による液状樹脂の粘度の差は、液状樹脂の温度の差により調節し、液状樹脂の粘度をウェーハの中心部と外周部で同程度とすることができる。従って、チクソ性のある高粘度の樹脂であっても、スピンコート法により、ウェーハ中央部が厚膜となってしまうことなく、ウェーハ上に樹脂層を均一な膜厚でコーティングすることができる。また、上記の樹脂被膜17の膜厚は、液状樹脂17aの粘度以外に回転基台（スピン部）のスピン回転数と樹脂加温温度によりある程度制御することが可能である。

#### 【0040】実施例

（試料Aの作成）ヒータ内蔵基台（ワーク加温部）に設置して60℃に加温したミラーウェーハの中央部に、液状エポキシ樹脂（長瀬チバ社製、T693/R1004）を滴下した。次に、ミラーウェーハをヒータ内蔵基

(6)

9

台（ワーク加温部）から回転基台（スピン部）上に搬送して吸着固定し、所定のスピン回転数で回転させることで遠心力により液状エポキシ樹脂をウェーハの外周部側へ塗り広げて、試料Aを作成した。

【0041】（試料Bの作成）上記のミラーウェーハを60℃に加温することなく、常温のまま液状エポキシ樹脂を滴下したことを除いては試料Aと同様にして、試料Bを作成した。

【0042】上記の試料Aの表面上に形成された樹脂被膜のウェーハ中央部の膜厚は54.2μm、外周部の膜厚は52.0μmであり、その差は2.2μmであった。一方、試料Bの表面上に形成された樹脂被膜のウェーハ中央部の膜厚は85.7μm、外周部の膜厚は52.1μmであり、その差は33.6μmであった。上記のように、ウェーハ上への液状樹脂の滴下後のウェーハを回転させる工程の前に、予めウェーハを加温することにより、ウェーハ上に形成する樹脂層の膜厚均一性を向上させることができることが確認された。

【0043】本発明により製造する半導体装置としては、MOSトランジスタ系半導体装置、バイポーラ系半導体装置、BiCMOS系半導体装置、ロジックとメモリを搭載した半導体装置など、半導体装置であれば何にでも適用可能である。

【0044】本発明の半導体装置の製造方法は上記の実施の形態に限定されない。例えば、実施形態においては樹脂被膜をウェーハの表面保護膜として形成しているが、その他の目的の樹脂層として形成することも可能である。また、ヒータ内蔵基台や回転基台の構成、各プロセスの条件、ウェーハの構造などは上記の実施の形態で説明した内容に限らない。その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。

【0045】

【発明の効果】上記のように、本発明の半導体装置の製造方法によれば、スピンコート法によりウェーハ上に樹脂層を均一な膜厚でコーティングすることができる。

【図面の簡単な説明】

【図1】図1は実施形態に係る半導体装置の断面図である。

【図2】図2は実施形態に係る半導体装置の製造方法の製造工程を示す断面図であり、（a）はパッド電極の開

10

【図3】図3は図2の続きの工程を示す断面図であり、（a）ははんだ層の堆積工程まで、（b）はリフトオフによるレジスト膜上のはんだ層の除去工程まで、（c）はリフローによりはんだボールパンプの形成工程までを示す。

【図4】図4は図3の続きの工程を示す断面図であり、（a）はウェーハのヒータ内蔵基台上への搬送工程まで、（b）はウェーハの加温工程まで、（c）は液状樹脂の滴下工程までを示す。

【図5】図5は図4の続きの回転基台上への搬送工程までを示す（a）は斜視図、（b）は（a）中のA-A'における断面図である。

【図6】図6は図5の続きのウェーハを回転させて液状樹脂を塗り広げる工程までを示す（a）は斜視図、（b）は（a）中のA-A'における断面図である。

【図7】図7は図6の続きのウェーハの外周部まで液状樹脂を塗り広げる工程までを示す（a）は斜視図、（b）は（a）中のA-A'における断面図である。

【図8】図8は図7の続きの工程を示す断面図であり、（a）はウェーハの回転基台からオープンへの搬送工程まで、（b）はキュア工程までを示す。

【図9】図9は図8の続きの工程を示す断面図であり、（a）は共晶はんだ層の供給工程まで、（b）は実装基板へのマウント工程までを示す。

【図10】図10は従来例に係る樹脂被膜の形成工程を示す斜視図であり、（a）は液状樹脂の滴下工程まで、（b）はウェーハを回転させて液状樹脂を塗り広げる工程までを示す。


【図11】図11は図10の続きのウェーハの外周部まで液状樹脂を塗り広げる工程までを示す（a）は斜視図、（b）は（a）中のA-A'における断面図である。

【符号の説明】


1…CSP形態の半導体チップ、2…実装基板、10…半導体ウェーハ、10'…半導体チップ、11…パッド電極、13…表面保護膜、14…導電膜（BLM膜）、15…上側表面保護膜、16、16a…はんだ層、16b…パンプ、17…樹脂被膜、17a…液状樹脂、17b…樹脂の厚膜部、18、19…共晶はんだ層、20…基板、21…ランド、22…プリコートはんだ層、23…ソルダーレジスト、30…ヒータ内蔵基台、31…ディスプレイペンサ、32…回転基台。

(7)


【図 1】




【図 2】




【図 3】



【図 4】





【図 5】







(8)



【図6】





【図7】





【図8】



【図9】




【図10】



(9)

【図11】



**\* NOTICES \***

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

**DETAILED DESCRIPTION**

---

[Detailed Description of the Invention]

[0001]

[Field of the Invention] Especially this invention relates to the manufacture approach of a semiconductor device of having a miniaturization and the package gestalt by which densification was carried out, about the manufacture approach of a semiconductor device.

[0002]

[Description of the Prior Art] Research and development have been made as a technical problem with how important to raise the component-mounting consistency on a mounting substrate, while the demand to the miniaturization of portable electronic devices, such as a digital camcorder, a digital cellular phone, or a notebook computer, thin-shape-izing, and lightweight-izing has realized contraction-ization of 70 percent in semiconductor devices, such as VLSI in recent years, in three years, in order to respond [ which is becoming strong steadily ] to this.

[0003] As a package gestalt of a semiconductor device, conventionally The lead inserting type (THD:Through Hole Mount Device) which inserts and mounts lead wire in the through hole established in printed circuit boards, such as DIP (Dual Inline Package) or PGA (Pin Grid Array), Lead wire, such as QFP (Quad Flat (L-Leaded) Package) or TCP (Tape Carrier Package), is soldered on the surface of a substrate. The surface mount mold (SMD:Surface Mount Device) to mount has been used. In order to advance the further miniaturization, package size is brought close to the magnitude of a semiconductor chip infinite, the approach (flip chip mounting) of turning and mounting the pad effective area side of a semiconductor chip in a mounting substrate according to the package gestalt called the chip-size package (referred to also as CSP:Chip Size Package and FBGA (Fine-Pitch BGA)) which realizes further miniaturization and densification is collecting attention, research is actively made by current, and many proposals are shown.

[0004] Although the buffer base material called INTAPOZA is usually arranged and used between the semiconductor chip and the mounting substrate as the mounting approach of the semiconductor chip of the above-mentioned CSP gestalt, the packaging approach in wafer level is briskly considered for current, the further miniaturization of a semiconductor device, low-cost-izing, and improvement in the processing speed of an electronic circuitry. In the above-mentioned package-ized approach, the resin layer for surface protections is formed on semiconductor circuit pattern formation Men of the wafer ended to the formation process of a semiconductor circuit pattern, a dicing process divides for each semiconductor chip of every, and it mounts on a mounting substrate as it is. In the above-mentioned approach, it becomes unnecessary like the assembler of the conventional semiconductor device, and it can bring big effectiveness to half-\*\*\*\*\* cost reduction and time-for-delivery compaction.

[0005] In the packaging approach in the above-mentioned wafer level, although forming the resin layer for surface protections on semiconductor circuit pattern formation Men of a wafer is proposed, as the approach, the spin coat method is known, for example.

[0006]

[Problem(s) to be Solved by the Invention] However, when forming the resin layer for surface

protections on semiconductor circuit pattern formation Men of a wafer with the above-mentioned conventional spin coat method, the problem that it is difficult to coat a resin layer with uniform thickness on the surface of a wafer arises. The production process of the manufacture approach of a semiconductor device which generates the above-mentioned problem is explained with reference to a drawing.

[0007] First, as shown in the perspective view of drawing 10 (a), liquefied resin 17a used as a surface protective layer is dropped by a dispenser etc. on the wafer 10 center section of semiconductor circuit pattern formation Men of a wafer.

[0008] Next, as shown in the perspective view of drawing 10 (b), by rotating a wafer, liquefied resin 17a is applied to the periphery section side of a wafer 10 according to a centrifugal force, and it extends. At this time, thick-film section 17b of the resin which upheaves to the core of a wafer 10 is formed.

[0009] Next, as shown in drawing 11 ((a) is a perspective view and (b) is a sectional view in A-A' in (a)), a wafer is rotated further, and liquefied resin 17a is applied and extended to a wafer 10 on the whole surface. A part for the surplus of the liquefied resin which spread round the whole surface is discharged from the periphery section of a wafer 10. At this time, thick-film section 17b of resin will remain in the core of a wafer 10.

[0010] The above-mentioned phenomenon is explained as follows. In non-Newtonian fluid system thixotropic fluid, such as liquid resin, shearing stress decreases, so that the time amount which gave shearing stress depending on the time amount on which apparent viscosity made not only a shear rate but shearing stress act, so that the shear rate was large is long. That is, apparent viscosity decreases. Therefore, although the resin dropped at the wafer core moves to the periphery section according to a centrifugal force when applying and opening liquefied resin with a spin coat method, the direction of the resin of the periphery section has a large shear rate, and the time amount which was able to give shearing stress also has it. [ longer than the resin of a core ] That is, the viscosity in the periphery section becomes small rather than the viscosity in a wafer core. It is difficult for resin thickness to become thick and for the core to coat homogeneity under the effect of the above-mentioned property rather than the wafer periphery section, on the whole wafer surface.

[0011] This invention is made in view of the above-mentioned problem, and this invention aims at offering the manufacture approach of the semiconductor device which can coat a resin layer with uniform thickness on a wafer with a spin coat method.

[0012]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, by the process which the manufacture approach of the semiconductor device of this invention is the approach of forming a resin layer with a spin coat method on a wafer, and warms a wafer, the process which trickles liquefied resin on said wafer, and rotating said wafer, said liquefied resin is applied to the periphery section side of said wafer according to a centrifugal force, and it extends, and it has the process used as the resin layer of uniform thickness on said wafer.

[0013] the process at which the manufacture approach of the semiconductor device of above-mentioned this invention warms a wafer suitably -- setting -- warming -- it carries out by \*\*\*\*(ing) said wafer on the pedestal which has a means. A wafer is \*\*\*\*(ed) and performed on the pedestal which has a means. up to the process which trickles liquefied resin on a wafer still more suitably from the process which warms a wafer -- warming -- Carry out by \*\*\*\*(ing) a wafer on the pedestal which has a rolling mechanism for the process which rotates a wafer. A wafer is \*\*\*\*(ed) and performed on the pedestal which has a means. or the process which warms a wafer -- warming -- In the process which rotates said wafer, such as carrying out by \*\*\*\*(ing) a wafer on the pedestal which has a rolling mechanism even for the process which rotates a wafer from the process which trickles liquefied resin on a wafer said warming -- it carries out by \*\*\*\*(ing) said wafer on the pedestal which has a rolling mechanism different from the pedestal which has a means. or -- from the process which the pedestal which \*\*\*\* and warms said wafer still more suitably in the process which warms said wafer is a pedestal which has a rolling mechanism further, and warms said wafer up to the process which rotates said wafer -- said warming -- it carries out by \*\*\*\*(ing) said wafer on the pedestal which has a means and has a rolling

mechanism further.

[0014] Said wafer warmed according to the process which warms said wafer in the process which rotates said wafer cools suitably the manufacture approach of the semiconductor device of above-mentioned this invention gradually, and the liquefied resin dropped at coincidence on said wafer is gradually cooled with breadth to the periphery section side of said wafer according to a centrifugal force.

[0015] The manufacture approach of the semiconductor device of above-mentioned this invention adjusts the difference of the viscosity of said liquefied resin by the peripheral-velocity difference of the core of said wafer, and the periphery section according to the difference of the temperature of said liquefied resin suitably in the process which rotates said wafer.

[0016] Suitably, in front of the process which warms said wafer, the manufacture approach of the semiconductor device of above-mentioned this invention has further the process which forms a semiconductor circuit pattern on said wafer, and the process which forms the bump linked to said semiconductor circuit pattern on said semiconductor circuit pattern formation Men of said wafer, and trickles liquefied resin into the bump forming face of said wafer in the process which trickles liquefied resin on said wafer. It has further the cure process of said liquefied resin, the process which divides said wafer for every predetermined semiconductor circuit pattern, and the process which mounts the division object of said wafer which has said divided predetermined semiconductor circuit pattern on a mounting substrate still more suitably after the process which rotates said wafer.

[0017] The manufacture approach of the semiconductor device of above-mentioned this invention warms a wafer, and trickles liquefied resin on a wafer. Next, by rotating a wafer, liquefied resin is applied to the periphery section side of a wafer according to a centrifugal force, and it extends, and considers as the resin layer of uniform thickness on a wafer.

[0018] In the process which rotates the wafer after dropping of the liquefied resin to a wafer top according to the manufacture approach of the semiconductor device of above-mentioned this invention Although the wafer warmed beforehand cools gradually and the liquefied resin dropped at coincidence on the wafer is gradually cooled with breadth to the periphery section side of a wafer according to the centrifugal force The difference of the viscosity of the liquefied resin by the peripheral-velocity difference of the core of the wafer at this time and the periphery section can be adjusted according to the difference of the temperature of liquefied resin, and can make viscosity of liquefied resin comparable in the core and the periphery section of a wafer. Therefore, even if it is resin of hyperviscosity with thixotropy, a resin layer can be coated with uniform thickness on a wafer with a spin coat method.

[0019]

[Embodiment of the Invention] Below, the gestalt of implementation of the manufacture approach of the semiconductor device of this invention is explained with reference to a drawing.

[0020] Drawing 1 is the sectional view of a semiconductor device which manufactured by the manufacture approach of the semiconductor device concerning this operation gestalt. Pad electrode 11 forming face which consists of aluminum of semiconductor chip 10' etc. is covered with the surface protective coat 13 which consists of a silicon nitride layer or a polyimide layer, and pad electrode 11 part is carrying out opening. The electric conduction film 14 which consists of a cascade screen of chromium, copper, and gold etc. in this opening connects with the pad electrode 11, and is formed. This electric conduction film may be called the BLM (Ball Limiting Metal) film. Furthermore, the top surface protective coat 15 which consists of polyimide is formed on the electric conduction film (BLM film) 14, and the bump formation field is carrying out opening. In the above-mentioned bump formation field, bump 16b which connects with the electric conduction film (BLM film) 14, for example, consists of a high-melting solder ball is formed. Here, in order to avoid contact by the adjoining bump, to the formation location of the pad electrode 11, the formation location of bump 16b is shifted and formed if needed, and pattern formation of the electric conduction film (BLM film) 14 is carried out so that it may respond to this. The closure of the semiconductor chip 10' front faces (in fact top surface protective coat 15 etc.) in the gap section of bump 16b is carried out with the resin coat 17 which consists of an epoxy resin etc. [0021] which the semiconductor chip 1 of a CSP gestalt consists of as mentioned above On the other hand, the mounting substrate 2 is connected to the land (electrode) 21 which consists of copper

formed in the location corresponding to the formation location of bump 16b of the semiconductor chip 1 to mount on the top face of the substrate 20 which consists of a glass epoxy system ingredient, and a land 21, and it has the printed-circuit section which is formed on the front face of a substrate 20, a rear face, or both sides and which is not illustrated. Substrate 20 front face except land 21 part is covered with the solder resist 23.

[0022] It mounts so that bump 16b of the semiconductor chip 1 of the above-mentioned CSP gestalt and the land 21 of the mounting substrate 2 may correspond, and bump 16b and a land 21 are connected mechanically and electrically by the eutectic solder layer 19.

[0023] The manufacture approach of the above-mentioned semiconductor device is explained with reference to a drawing. First, as shown in drawing 2 (a), pattern formation of the pad electrode 11 which consists of an aluminum-copper alloy on the semiconductor wafer 10 with which the circuit pattern of a semiconductor chip was formed of the sputtering method, etching, etc. is carried out, the surface protective coat 13 which consists of a silicon nitride layer or a polyimide layer is covered and formed in the whole surface at the upper layer, and opening of the pad electrode 11 part of the surface protective coat 13 is carried out.

[0024] Next, as shown in drawing 2 (b), the cascade screen of chromium, copper, and gold is made to deposit, pattern processing is carried out and the electric conduction film (BLM film) 14 is formed in the pattern which connects with the pad electrode 11 bump 16b formed at a back process.

[0025] Next, as shown in drawing 2 (c), the top surface protective coat 15 which consists of a polyimide layer etc. is covered and formed in the whole surface at the upper layer of the electric conduction film (BLM film) 14, and opening of the bump formation field of the top surface protective coat 15 is carried out.

[0026] Next, as shown in drawing 3 (a), pattern formation of the resist film R which has pattern opening to the above-mentioned bump formation field is carried out according to a photolithography process. Next, the solder layer 16 is formed in the pattern opening circles of the resist film R by forming a solder layer on the whole surface, for example with vacuum evaporation technique. Solder layer 16a is formed also in the upper layer of the resist film R at this time.

[0027] Next, as shown in drawing 3 (b), solder layer 16a formed in the upper layer of the resist film R is removed to coincidence by removing the resist film R by lift off. Thereby, it can leave only the solder layer 16 formed in the pattern opening circles of the resist film R.

[0028] Next, as shown in drawing 3 (c), it heat-treats, melting of the solder layer 16 is carried out, and bump 16b which consists of a high-melting solder ball by making it cool and solidify in the condition of having become a globular form with surface tension is formed.

[0029] Next, as shown in drawing 4 (a), a semiconductor wafer 10 is conveyed on a heater (work piece warming section) 30 according to the conveyance device in which it does not illustrate, and semiconductor circuit pattern formation Men formed in the semiconductor wafer 10 is turned upward, and is \*\*\*\*(ed). A bump's etc. fine structure is omitted and drawn on the drawing.

[0030] next, as shown in drawing 4 (b), the skin temperature of a semiconductor wafer 10 becomes about 60 degrees C by heat conduction by warming the pedestal (work piece warming section) 30 with a built-in heater -- as -- a semiconductor wafer 10 -- warming -- it processes.

[0031] Next, as shown in drawing 4 (c), liquefied resin 17a used as a surface protective layer is dropped by a dispenser 31 etc. on the semiconductor wafer 10 center section currently warmed according to the pedestal (work piece warming section) 30 with a built-in heater after the time of a semiconductor wafer 10 reaching predetermined temperature. At this time, liquefied resin 17a is also warmed with a semiconductor wafer 30.

[0032] Next, as shown in drawing 5 (sectional view [ in / (a) and / in (b) / A-A' in (a) ]), a semiconductor wafer 10 is conveyed on the rotation pedestal (spin section) 32 from a heater (work piece warming section) according to the conveyance device in which it does not illustrate, and adsorption immobilization is carried out according to the adsorption device prepared in the rotation pedestal (spin section) 32. [ a perspective view ]

[0033] Next, as shown in drawing 6 (sectional view [ in / (a) and / in (b) / A-A' in (a) ]), by rotating a

wafer 10 at a predetermined spin rotational frequency, liquefied resin 17a is applied to the periphery section side of a wafer 10 according to a centrifugal force, and it extends. [ a perspective view ] Here, it is made to follow on rotating a wafer 10, the wafer 10 warmed beforehand cools gradually, and liquefied resin 17a dropped at coincidence on the wafer 10 is gradually cooled with breadth to the periphery section side of a wafer 10 according to the centrifugal force.

[0034] Next, as shown in drawing 7 (sectional view [ in / (a) and / in (b) / A-A' in (a) ]), a wafer is rotated further, and liquefied resin 17a is applied and extended to a wafer 10 on the whole surface. [ a perspective view ] A part for the surplus of the liquefied resin which spread round the whole surface is discharged from the periphery section of a wafer 10.

[0035] Next, as are shown in drawing 8 (a), and a semiconductor wafer 10 is conveyed in oven from the rotation pedestal (spin section) 32 according to the conveyance device in which it does not illustrate, liquefied resin 17a is solidified by predetermined heat treatment (cure) and it is shown in drawing 8 (b) which is the sectional view expanded so that a bump's etc. fine structure could be distinguished to drawing 8 (a), the gap section of bump 16b is closed and the resin coat 17 is formed.

[0036] Next, as shown in drawing 9 (a), it is made to connect with bump 16b, and the eutectic solder layer 18 is formed with print processes, plating, or a replica method. By forming the eutectic solder layer 18, a bump's height can be made high, heat stress resistance can be raised, or the wettability of the solder when mounting in a mounting substrate can be raised, and connection dependability can be raised further. Next, according to a dicing process, along the cutting location D of a semiconductor wafer 10, a semiconductor wafer 10 is cut and it divides into the semiconductor chip 1 of each CSP gestalt.

[0037] Next, as shown in drawing 9 (b), the semiconductor chip 1 of a CSP gestalt is mounted in the mounting substrate 2 from a bump 16b forming face. The mounting substrate 2 is connected to the land (electrode) 21 which consists of copper formed in the location corresponding to the formation location of bump 16b of the semiconductor chip 1 to mount on the top face of the substrate 20 which consists of a glass epoxy system ingredient, and a land 21, and it has the printed-circuit section which is formed on the front face of a substrate 20, a rear face, or both sides and which is not illustrated. On the land 21, the precoat solder layer 22 which consists of eutectic solder is formed. Moreover, substrate 20 front face except land 21 part is covered with the solder resist 23. Alignment of bump 16b and the land 21 is carried out to the above-mentioned mounting substrate 2, and the semiconductor chip 1 of the above-mentioned CSP gestalt is mounted on it. By for example, 200-250-degree C heat treatment Bump 16b does not fuse, but carries out a reflow of the eutectic solder layer 18 or the precoat solder layer 22, forms the eutectic solder layer 19 in the junction location of bump 16b and a land 21, connects mechanically and electrically the semiconductor chip 1 and the mounting substrate 2 of a CSP gestalt, and results in the semiconductor device shown in drawing 1 .

[0038] In the above-mentioned operation gestalt, although dropping of liquefied resin 17a is made into conveyance before to the rotation pedestal (spin section) 32, you may carry out, after conveying to the rotation pedestal (spin section) 32. Moreover, in the above-mentioned operation gestalt, by using the pedestal (work piece warming section) 30 with a built-in heater, and the rotation pedestal (spin section) 32 as another pedestal, easy structure can constitute each pedestal, and a manufacturing cost can be controlled and manufactured. moreover, warming -- the pedestal which combines a function and a rolling mechanism -- using -- warming of the semiconductor wafer 10 of the above-mentioned production process -- it is also possible to perform even the process which applies liquefied resin 17a to the periphery section side of a wafer 10 according to a centrifugal force, and is extended by rotating a wafer 10 from a process on the same pedestal.

[0039] In the process which rotates the wafer after dropping of the liquefied resin to a wafer top according to the manufacture approach of the above-mentioned semiconductor device semiconductor device Although the wafer warmed beforehand cools gradually and the liquefied resin dropped at coincidence on the wafer is gradually cooled with breadth to the periphery section side of a wafer according to the centrifugal force The difference of the viscosity of the liquefied resin by the peripheral-velocity difference of the core of the wafer at this time and the periphery section can be adjusted according to the difference of the temperature of liquefied resin, and can make viscosity of liquefied

resin comparable in the core and the periphery section of a wafer. Therefore, even if it is resin of hyperviscosity with thixotropy, a resin layer can be coated with uniform thickness on a wafer with a spin coat method, without a wafer center section becoming a thick film. moreover, the thickness of the above-mentioned resin coat 17 -- except for the viscosity of liquefied resin 17a -- the spin rotational frequency of a rotation pedestal (spin section), and resin -- warming -- controlling by temperature to some extent is possible.

[0040] On the center section of the mirror wafer which it \*\*\*\*(ed) to the pedestal (work piece warming section) with a built-in example (creation of Sample A) heater, and was warmed at 60 degrees C, the liquefied epoxy resin (the Nagase tiba company make, T693/R1004) was dropped. Next, the mirror wafer was conveyed on the rotation pedestal (spin section) from the pedestal (work piece warming section) with a built-in heater, and adsorption immobilization was carried out, and by making it rotate at a predetermined spin rotational frequency, the liquefied epoxy resin was applied to the periphery section side of a wafer according to the centrifugal force, it extended, and Sample A was created.

[0041] (Creation of Sample B) Without warming the above-mentioned mirror wafer at 60 degrees C, if it removed that the liquefied epoxy resin was dropped with ordinary temperature, the sample B as well as Sample A was created.

[0042] The thickness of 54.2 micrometers and the periphery section of the thickness of the wafer center section of the resin coat formed on the front face of the above-mentioned sample A was 52.0 micrometers, and the difference was 2.2 micrometers. On the other hand, the thickness of 85.7 micrometers and the periphery section of the thickness of the wafer center section of the resin coat formed on the front face of Sample B was 52.1 micrometers, and the difference was 33.6 micrometers. As mentioned above, it was checked that the thickness homogeneity of the resin layer formed on a wafer by warming a wafer beforehand before the process which rotates the wafer after dropping of the liquefied resin to a wafer top can be raised.

[0043] If it is semiconductor devices, such as an MOS transistor system semiconductor device, bipolar \*\*\*\*\*, a BiCMOS system semiconductor device, and a semiconductor device that carried logic and memory, as a semiconductor device manufactured by this invention, it is applicable even to what.

[0044] The manufacture approach of the semiconductor device of this invention is not limited to the gestalt of the above-mentioned operation. For example, although the resin coat is formed as a surface protective coat of a wafer in an operation gestalt, forming as a resin layer of the other purposes is also possible. Moreover, the configuration of a pedestal with a built-in heater or a rotation pedestal, the conditions of each process, the structure of a wafer, etc. are not restricted to the contents explained with the gestalt of the above-mentioned operation. In addition, modification various in the range which does not deviate from the summary of this invention is possible.

[0045]

[Effect of the Invention] As mentioned above, according to the manufacture approach of the semiconductor device of this invention, a resin layer can be coated with uniform thickness on a wafer with a spin coat method.

---

[Translation done.]



**\* NOTICES \***

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

**CLAIMS**

---

[Claim(s)]

[Claim 1] The manufacture approach of a semiconductor device of having the process which is the approach of forming a resin layer with a spin coat method on a wafer, and warms a wafer, the process which trickles liquefied resin on said wafer, and the process which applies said liquefied resin to the periphery section side of said wafer according to a centrifugal force, extends by rotating said wafer, and is used as the resin layer of uniform thickness on said wafer.

[Claim 2] the process which warms said wafer -- setting -- warming -- the manufacture approach of the semiconductor device according to claim 1 performed by \*\*\*\*(ing) said wafer on the pedestal which has a means.

[Claim 3] the process which rotates said wafer -- setting -- said warming -- the manufacture approach of the semiconductor device according to claim 2 performed by \*\*\*\*(ing) said wafer on the pedestal which has a rolling mechanism different from the pedestal which has a means.

[Claim 4] from the process which warms said wafer up to the process which trickles liquefied resin on said wafer -- said warming -- the manufacture approach of the semiconductor device according to claim 3 which \*\*\*\* said wafer on the pedestal which has a means, performs, and is performed by \*\*\*\*(ing) said wafer on the pedestal which has said rolling mechanism for the process which rotates said wafer.

[Claim 5] the process which warms said wafer -- said warming -- the manufacture approach of the semiconductor device according to claim 3 which \*\*\*\* said wafer on the pedestal which has a means, performs, and is performed by \*\*\*\*(ing) said wafer on the pedestal which has said rolling mechanism for from the process which trickles liquefied resin on said wafer to the process which rotates said wafer.

[Claim 6] from the process which the pedestal which \*\*\*\* and warms said wafer in the process which warms said wafer is a pedestal which has a rolling mechanism further, and warms said wafer up to the process which rotates said wafer -- said warming -- the manufacture approach of the semiconductor device according to claim 2 performed by \*\*\*\*(ing) said wafer on the pedestal which has a means and has a rolling mechanism further.

[Claim 7] The liquefied resin which said wafer warmed according to the process which warms said wafer in the process which rotates said wafer cooled gradually, and was dropped at coincidence on said wafer is the manufacture approach of the semiconductor device according to claim 1 gradually cooled with breadth to the periphery section side of said wafer according to a centrifugal force.

[Claim 8] The manufacture approach of a semiconductor device according to claim 1 of adjusting the difference of the viscosity of said liquefied resin by the peripheral-velocity difference of the core of said wafer, and the periphery section according to the difference of the temperature of said liquefied resin in the process which rotates said wafer.

[Claim 9] The manufacture approach of the semiconductor device according to claim 1 which trickles liquefied resin into the bump forming face of said wafer in the process which has further the process which forms a semiconductor circuit pattern on said wafer, and the process which forms the bump linked to said semiconductor circuit pattern on said semiconductor circuit pattern formation side of said wafer, and trickles liquefied resin on said wafer in front of the process which warms said wafer.

[Claim 10] The manufacture approach of a semiconductor device according to claim 9 of having further the cure process of said liquefied resin, the process which divides said wafer for every predetermined semiconductor circuit pattern, and the process which mounts the division object of said wafer which has said divided predetermined semiconductor circuit pattern on a mounting substrate after the process which rotates said wafer.

---

[Translation done.]

## \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

DESCRIPTION OF DRAWINGS

---

## [Brief Description of the Drawings]

[Drawing 1] Drawing 1 is the sectional view of the semiconductor device concerning an operation gestalt.

[Drawing 2] Drawing 2 is the sectional view showing the production process of the manufacture approach of the semiconductor device concerning an operation gestalt, in (a), to the opening process of a pad electrode, (b) shows even the formation process of the electric conduction film (BLM film), and (c) shows even the formation process of a surface protective coat.

[Drawing 3] Drawing 3 is the sectional view showing the process of a continuation of drawing 2, and (c) shows even a solder ball bump's formation process by the reflow to the removal process of the solder layer on the resist film according [ (b) ] to lift off to the deposition process of a solder layer in (a).

[Drawing 4] the sectional view in which drawing 4 shows the process of a continuation of drawing 3 -- it is -- (a) -- up to the conveyance process to the pedestal top with a built-in heater of a wafer -- (b) -- warming of a wafer -- (c) shows even the dropping process of liquefied resin to a process.

[Drawing 5] It is a sectional view [ in / (a) drawing 5 indicates even the conveyance process to the rotation pedestal top of a continuation of drawing 4 to be, and / in (b) / A-A' in (a) ]. [ a perspective view ]

[Drawing 6] It is a sectional view [ in / drawing 6 rotates the wafer of a continuation of drawing 5, (a) which shows even the process which applies and opens liquefied resin, and / in (b) / A-A' in (a) ]. [ a perspective view ]

[Drawing 7] It is a sectional view [ in / (a) which shows even the process which drawing 7 applies liquefied resin to the periphery section of the wafer of a continuation of drawing 6, and is extended, and / in (b) / A-A' in (a) ]. [ a perspective view ]

[Drawing 8] Drawing 8 is the sectional view showing the process of a continuation of drawing 7, (a) shows even the conveyance process from the rotation pedestal of a wafer to oven, and (b) shows even a cure process.

[Drawing 9] Drawing 9 is the sectional view showing the process of a continuation of drawing 8, (a) shows even the supply process of an eutectic solder layer, and (b) shows even the mounting process to a mounting substrate.

[Drawing 10] Drawing 10 is the perspective view showing the formation process of the resin coat concerning the conventional example, to the dropping process of liquefied resin, (b) rotates a wafer and (a) shows even the process which applies and opens liquefied resin.

[Drawing 11] It is a sectional view [ in / (a) which shows even the process which drawing 11 applies liquefied resin to the periphery section of the wafer of a continuation of drawing 10, and is extended, and / in (b) / A-A' in (a) ]. [ a perspective view ]

## [Description of Notations]

1 -- The semiconductor chip of a CSP gestalt, 2 -- A mounting substrate, 10 -- Semiconductor wafer, 10' [ -- Electric conduction film (BLM film), ] -- A semiconductor chip, 11 -- A pad electrode, 13 -- A surface protective coat, 14 15 -- 16 A top surface protective coat, 16a -- A solder layer, 16b -- Bump, 17

[ -- An eutectic solder layer, 20 / -- A substrate, 21 / -- A land, 22 / -- A precoat solder layer, 23 / -- A solder resist, 30 / -- A pedestal with a built-in heater, 31 / -- A dispenser, 32 / -- Rotation pedestal. ] -- A resin coat, 17a -- Liquefied resin, 17b -- 18 The thick-film section of resin, 19

---

[Translation done.]

\* NOTICES \*

JPO and NCIPi are not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---


DRAWINGS

---


[Drawing 1]




[Drawing 2]




[Drawing 3]




[Drawing 4]





[Drawing 5]





[Drawing 6]




[Drawing 7]




[Drawing 8]



[Drawing 9]





[Drawing 10]



[Drawing 11]





---

[Translation done.]

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**